#### JPAB

CLIPPEDIMAGE= JP404044691A

PAT-NO: JP404044691A

DOCUMENT-IDENTIFIER: JP 04044691 A

TITLE: MEMORY DEVICE

PUBN-DATE: February 14, 1992

INVENTOR-INFORMATION:

NAME

SAITO, YOJI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

N/A

SEIKO INSTR INC

APPL-NO: JP02153325 APPL-DATE: June 12, 1990

APPL-DATE: June 12, 1990

INT-CL\_(IPC): G11C007/00; G11C011/413

US-CL-CURRENT: 365/45

### ABSTRACT:

PURPOSE: To decrease a lot of signal lines by turning a signal to an analog

signal or a multi-level signal.

CONSTITUTION: An address signal, which is made analog by a D/A converter 7, is

converted to the binary signals of 5 bits by an A/D converter 1. These signals  $\cdot$ 

are respectively inputted to a row decoder 2 and a column decoder 3, a memory

cell corresponding to the signal is selected from a memory array 4, and the

output is outputted through a sense amplifier 5 to a data output terminal. At

such a time, the memory is controlled through a controller 6.

The analog

signal inputted to the A/D converter 1 is converted to an address select signal  $\,$ 

and inputted to the row decoder 2 and the column decoder 3. By converting the

address signal to the analog input, five required address signal lines can be reduced to one.

COPYRIGHT: (C) 1992, JPO& Japio

⑩ 日本国特許庁(JP)

10 特許出願公開

# @ 公 開 特 許 公 報 (A) 平4-44691

⑤Int. Cl. 5G 11 C 7/00 11/413 識別配号 庁内整理番号 3 1 1 C 7131-5L

❸公開 平成4年(1992)2月14日

7323-5L 7323-5L

5L G 11 C 11/34

301 A

審査請求 未請求 請求項の数 1 (全3頁)

**公**発明の名称 メモリー装置

②特 願 平2-153325

②出 願 平2(1990)6月12日

@発明者 斉藤 洋二 東京

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

勿出 顋 人 セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

砂代 理 人 弁理士 林 敬之助

明初相

1. 発明の名称

メモリー装置

#### 2. 特許請求の範囲

複数のメモリ素子からなるメモリアレイのアドレスを決定するアドレス人力線と、決定されたアドレスのメモリ素子に記憶させるためのデータを入力を出力ない。記憶を割留するアドレスの選出した。記憶を割留するメモリアレイへの書き込み、読み出しを割留するメモリアレスへの書き込み、読み出しを割留するメモリアレスの書き込みでは、制御線のうち複数を記して、上記アドレス人力線、データ人力線、データ出力線、データ出力線、データ出力線、データ出力線、データ出力線、前御線のうち、少なくとも1つ以上に多値、もしくはアナログ信号を与えることを特徴とするメモリー装置。

## 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、データを記憶し、これを出力するメ モリー装置に関する。

## 〔発明の概要〕

この発明は複数のメモリ素子から成るメモリアレイのアドレスを決定するアドレス入力線と決定されたアドレスのメモリ素子に記憶させるためのデータを入力するデータ入力線と、決定されたアドレスのメモリ素子のデータを出力するデータ出力線と、記憶装置の選択、メモリアレイの書き込み、読み出しを制御する制御線と、または前記アドレス人力線、データ入力線、データ出力線制御線のうち複数が共通に用いられている信号線に、アナログまたは多値で信号を入力することに依り、複数のアドレス線、データの入出力線、信号線を少数にまとめる様にしたものである。

#### (従来の技術)

従来高ピットのメモリ装置は多数のアドレス信号線をもち、また、データ人出力信号線も多数も

つものが多かった。

#### (発明が解決しようとする課題)

#### (理題を解決するための手段)

上記課題を解決するために、この発明は2億の 信号データをアナログ値、または多値で伝達する 様にした。

#### (作用)

その容量を選択するのに必要なアドレス信号数や、データのパラレル入出力に必要な入出力信号数を2値からアナログ化、または多値化することにより、信号線数を減少させる。

#### (実施例)

以下にこの発明のメモリ装置の実施例を図面に 差いて説明する。第1図はアドレス選択に5ビッ

また、使用上で多ピットに応じた信号変換は高 ピットのDA変換器を用いれば良いが、高ピット 化できない場合は、あなろぐ信号線を複数にすれ ば良い。

## (発明の効果)

この発明は、以上説明した機に信号をアナログ 信号もしくは多値信号にすることにより、多数の 信号線を減少させることができ、これによってパッケージの縮小、ローコスト化、信号線間の干渉 低減が可能となる。

#### 4. 図面の簡単な説明

第1図はこの発明のメモリ装置の回路図、第2 図は本発明に係わるアナログ信号、アドレス信号 対応図である。

- 1... A D 変換器
- 2. . . ローデコーダ
- 3. . . カラムデコーダ
- 4. . . メモリアレイ

トの人力を必要とする場合のメモリー接置例にしたから、 DA 変換器 7 でよりである。 DA 変換器 1 によけでするは AD 変換器 1 によりの2 値信号に変換される。これのの名 3 によれでいたの2 値信号に変したメモリセンススークメモリーがは、その出力される。この名 3 によりの制御は置るを通じて行われる。第 2 図に示る 3 にのののである。 DA 変換器 1 によりの制御は である。 DA 変換器 1 によりの計算と 1 ののである。 DA 変換器 1 に次けた 2 に変換され、ローデコーダ 2、カラムコーダ 3 に人力される。

本発明の実施例においてはアドレス信号をアナログ入力化することで5本必要なアドレス信号線を1本にしているが、この他のもデータ入出線、制御線、またはこれを複合した場合に於いて信号の入出力をアナログ信号化することで、その信号線を減少させることができる。

5... センスアンブ


6... 制御回路

7... D A 変換器


以上

出願人 セイコー電子工業株式会社 · 代理人 弁理士 林 敬 之 助

## 特開平4-44691 (3)



メモリ装置の構成回路図 第 1 図



アナログ信号とアドレス信号との対応図 第 2 図